虽然用硅制造🅟🇵7nm节点在技术上是🂲💱可行的，但是在那之后就♡🌓遇到了问题，小于7nm的硅晶体管在物理上面精密相连，电子会经历量子隧穿效应。
所谓在芯片上的量子隧穿效应，🚩🖄🐇是指的电子可以连续的从一个门流向下一个门，而不是停留在预期的逻辑门之内，🙈所以这子在本质上使得晶体管不可能处于关闭状态。
而晶体管正是需要一开一关，🞸😾代表着0和1这两个计算机最本质上的东🕉西，才能正常的运作。
所🎽🖦🔺以量子隧穿效应的发生，使得芯片始终无法制造🕅到3nm以♡🌓下。
虽然已经可以制造🎞💌🐘1纳米光刻机了，但是制造出来的光刻机能用，不代表着芯片也能用啊。
而工业界一直在压榨着硅基底的每一点产能，通过将材料转换成为mo🕉s2，就可以制造出一个只有1nm长的栅晶体管，并且像是开关一样控制它。
众所周知，晶体管都是由三个端子所组成的，分别是💲🕶🎃源🂥🐻极，漏极和栅极。
电流从个源极流向漏极，并且🞸😾由栅极所控制，🄫栅极根据所施加的电压进行导通或🛹♩者关闭电流。
硅和mos2都是具有晶格结构，但是通过硅的电🕅子有效质量比mos2要小。
所以当栅极长度为5nm或者更长的时候，硅晶体管可以正常的工作，但是一旦栅🔷🅓🆈极🔳🄯🁇长度小于⛙这个长度的时候，一种叫做量子隧穿的量子力学现象就开始出现了。
栅势垒就不能🅟🇵够再阻止电子从源极流入漏极，这就意味着不能够再开关晶体管，即电子失🀪⛎去了控制。
而通过mos2的电子具有更🞸😾高的质量，它们的流动可以通过更😝小的门来进🍾行控制。
而mos2可以缩小🃞😷🆁到原子一样的薄片，大约有0.65纳米厚，具有较低的介电常数反映了材料在电场中的储存🙈能量的能力这些特性。
所以这就使得mos2栅极长度减少到1纳米的时候，可以对晶体管内部的电流流🔷🅓🆈动进行有序⛙的控制。
虽然劳伦斯伯克利国家实🇶🝃验室对此方案的可行性进行了实验验证，但是不得不强调的是，这里的研究仍然处于非常早期的阶段。
一个14纳米🅟🇵的芯片上有超过十亿个晶体管，而伯🕅克利实验室团队，还没有开发出一种可行的方法，来批量生产新的1nm晶体管，🅻🜧甚至还没有开发出使用这种晶体管的芯片。
所以通过mos2替代硅基底的这条路，还是具有一定的可行性的，但是这套路实际上能走多远，🁦🈁所有人的心中都没有答👹案。
而一些白痴的想法，例💘💆如说同等晶体管的数量之下，既然无法将芯片做小，那么将芯片的面积做大一倍👜等等行为，仔细查查资料就可以看出来，是非常反智的。
毕竟大了之后的问题会很多，首先发热量会导致频率根本无法得到提升，那么做大芯片唯一可以实现😩🄅的就是增加😏🀘芯片的物理内核。
前🎽🖦🔺人💿🗪的惨痛教训证明了这条路是完全走不通的。